Monolithic integrated DA convertor with bipolar transistors.

Publication number: EP0074436

Publication date: 1983-03-23

Inventor:

LANG MANFRED

Applicant:

ITT IND GMBH DEUTSCHE (DE); ITT (US)

Classification:

- international:

HO3M1/68; HO3M1/00; HO3M1/68; HO3M1/00; (IPC1-7):

H03K13/05

- European:

H03M1/00

Application number: EP19810201007 19810910 Priority number(s): EP19810201007 19810910 Also published as:

JP58054728 (A)

EP0074436 (B1)

Cited documents:

US3890611 FR2291649


DE2532580

GB2069265 FR2404957

Report a data error here

Abstract of EP0074436

1. Monolithic integrated D/A converter comprising bipolar current-source transistors (Tq) whose base regions are jointly connected to a reference voltage (Ur) and whose emitter regions are each connected through an emitter resistor (Rq) to a forward-voltage source (-Up) and which consist in part of similar current-source transistor units and whose individual collector regions are connected to the emitters of a least one pair of bipolar switching transistors which serve to switch the currents of the individual current-source transistors (Tq) between ground potential (Uo) and the output (A) and consist in part of pairs of similar switching-transistor units, with - the base terminals of the first transistors (T1) of the switching-transistor pairs connected each to one of the bit lines (E), - the collector terminals of these first transistors connected jointly to ground potential (Uo), - the base terminals of the second transistors (T2) of the switching-transistor pairs connected jointly to the output of a voltage source (Ut), and - the collector terminals of the second transistors connected to the output (A) of the converter, characterized in that - the converter is divided into a first N-bit converter section (I) with weighted resistors and a second M-bit converter section (II) with weighted currents, in which second converter section (II) the collector terminals of the second transistors (T2') are all together connected directly to the output (A) of the converter, - in the first converter section (I), n resistors are connected in series between ground potential (Uo) and the output (A), the first of which (R1) has a value of Ro, while the other (R2-Rn) have the values Rn=2**n-2. Ro for n=2, and - each of the nodes of the n resistors (R1 ... Rn) is connected to the collector terminal of the second transistor (T2) of one of the switching-transistor pairs, while that terminal of the last resistor (Rn) located on the output side is connected to the output (A) directly and to the collector of the second transistor (T2) of the nth



switching-transistor pair, so that the collectors of the second transistors (T2) in the first converter section (I), with the exception of that at the output end, are connected to the output (A) through at least one of the resistors R2 to Rn.

Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—54728

60Int. Cl.3 H 03 K 13/05

識別記号 102

庁内整理番号 7530-5 J

砂公開 昭和58年(1983)3月31日

発明の数 1 審査請求 未請求

(全 8 頁)

ᡚパイポーラトランジスタによるモノリシック 集積 D/A コンバータ

20特

顧 昭57-157969

20出

願 昭57(1982)9月10日

優先権主張 ②1981年9月10日③西ドイツ

(DE) 181201007.2

@発明者 マンフレツド・ランク

ドイツ連邦共和国デー - 7832ケ

ンツインゲン・ブライテンフェ ルトシユトラーセ27 ・

の出願 人 アイテイーテイ・インダストリ

> ーズ・インコーポレーテッド アメリカ合衆国ニューョーク州

10022ニューヨーク・パーク・ アヴエニュー320

の代 理 人 弁理士 鈴江武彦

外2名

1. 発明の名称

パイポーラトランジスタによるモノリシ。 ク集積 D / Aコンパータ

2. 特許額求の範囲

(1) ベース領域が基準電圧(Ur)に接続され、 エミッタ領娘がそれぞれエミッタ抵抗(Rq)を 通って放エミッタ領域に対する順方向電圧原 (-Up)に接続されているパイポーラ電旋源ト ランツスタ(Tq)を具備し、それ符トランツス タ(Tq)は並列接続された同様の電流原トラン **ジスタユニットの一部を耕成し、それ等の個々** のコレクタ領域は電流源トランジスタ(Tc)の 個々の電流を接地電位(U。)と出力端子(A)との 間で開閉し、並列接続された同様のスイッチン グトランジスタユニットの対の一部を構成する 少なくとも1対のパイポーラスイッチングトラ ンジスタのエミックに接続されており、スイッ チングトランジスタ対の第1のトランジスタの ベース増子はそれぞれビット顔の1つに接続さ

れ、それ等第1のトランツスタのコレクタ端子 は接地観位(U。)に扱続され、スイッチングト ランジスタ対の第2のトランジスタのペース端 子は趾政の出力増子に扱続され、餌2のトラン リスタのコレクタ強子はコンパータの出力協子 (A)に扱択されているモノリシック集役 D / A コ ンパータにおいて、

コンパータは重み付け抵抗を有するNピット の餌1のコンパータ・セクション(1)と、電磁の 重み付けを有するMピットの餌2のコンパータ・ セクション(11)とに分割され、胡2のコンパータ・ セクション(II)においては第2のトランジスタ (T2')のコレクタ始子は直接コンパータの出 力強子(A) 化接続され:

重み付け抵抗を有する事1のコンパータ・セ クション(I)においては n 個の抵抗が接地低位 (U。)と出力炮子(N)との間に直列に扱続され、 その無1の抵抗(R1)の抵抗値R。K対して他 の抵抗 ('R 2 … R_n) は R_n = 2ⁿ⁻² ・R_aの抵抗値 (ただしn=2ないしn)を有しており;

特局昭58- 54728(2)

前配の個の抵抗(RI… Rn)の各接院点はスイッチングトランシスタ対の1つの餌2のトランシスタ(T2)のコレクタ端子に扱設され、出力端子側に位置する及後の抵抗(Rn)の始子は度出力端子(似に接続されると共にの毎日のスイッチングトランシスタ対の餌2のトランシスタ(T2)のコレクタに接続されてればより出力端にあるのを除いて餌1のコンパータ・セクションクタは抵抗(R2ないしRn)の少なくとも1個を通って出力端子(似に接続されていることを特徴とするモノリンック・集物コンパータ。

- (2) 銀3番目以下の抵抗(R3.R4…Rn)が、Roと異なる抵抗値を有し、抵抗値Roの網1の抵抗(R1)と同一寸法、同一不純物分布を有する抵抗値Roの同様の抵抗の返列装値Kより構成されていることを特徴とする特許謝水の範囲第1項記載のD/Aコンパータ。
 - (3) スイッチングトランソスタおよびスイッ -3-

不納物分布を有することを特徴とする特許請求 の範囲第 1 項ないし第 4 項のいずれか配収の D/Aコンパータ。

- (6) 観流の重み付けを有する第2のコンパータ・セレクション(1)のスイッチングトランツスタ 対が同一寸法、同一不納物分布を有する同様のトランツスタ (T1',T2')の並列接段された対で構成されていることを特徴とする特許静水の範囲第1項ないし第5項のいずれか記数のD/Aコンパータ。
- (7) Nが5であり、Mが2でもることを得数とする特許助求の範囲第1項ないし乗6項のいずれか記載のD/Aコンパータ。
- 3.発明の評細な説明
 - (発明の技術的背景)

この発明は MHz 範囲で高速デジタル・アナログ (以下ログ A と記載する)変換を行なりための、電磁 W トランジスタおよびスイッチングトランジスタとしてパイポーラトランジスタを使用した銀数された D / A コンパータに関するも

ナングトランシスタユニット(T1、T2;T1′、T2′)の各対が低速源トランシスタユニット(Tq1···Tqn;Tq′)の1つと直列に接続され、低速限トランシスタ(Tq1···Tqn)かよび低性源トランシスタユニット(Tq′)のエミッタ端子が等しい値の抵抗(Rq)を介して顧方向低圧減(ーUp)に接続されていることを特徴とする特許波の範囲取1項または第2項記載のD/Aコンパータ。

- (4) 共通ペース接続形式で動作される第2のトランシスタ(Ta、Tタ')のペース端子が接地館位(U。)に対して無限に低い内部抵抗の電圧薬の出力端子に接続されていることを特徴とする特許謝求の範囲第1項ないし第3項のいずれか記載のDノAコンパータ。
- (5) 一方ではスイッチングトランツスタユニット対(T l' ・T 2') およびスイッチングトランツスタ対(T l ・T 2) が、また他方では電流源トランジスタ(Tq) および電流源トランジスタユニット(Tq')が互に同一寸法および同一

のである。一般によく知られているようにモノリン,ク集積回路においてはそのようなコンパータの形式を選択するファクタの1つは半導体ウェハ上の必要面積量である。何故ならば単位ウェハ当りの利益は必要面積量が少なくなるほど増加するからである。

重みを付した電流版形式のD/Aコンパータ

特別昭58- 54728(3)

回路網中の多数の抵抗のために大きな面積が必要なモノリショク集積ロ/ムコンパータはPN 複合容量だけを考えても動作が遅くなることは明らかである。高速ロ/ムコンパータにおいてはコレクタ回路中の個々の電圧の合計はRC様子(ladder)回路期に対する影響ができるだけ

- 7 -

株成するパイポーラ短流源トランジスタを具像し、それ等のペースは基準電圧に接続されている。このモノリシック集積 D / A コンパイポーラスイッチングトランジスタのそれぞれの第2のトランジスタのコンクタ 始子は 恒辺 がっているの発明によるコンパータにないに パイポーラスイッチングトランジスタ対の第2のトランシスタウの第3との大きない。

との発明の基本的なアイディアは、半導体ウェハ上の所要面積量を減少させるためにコンパータを重み付け抵抗を有する第1のコンパータ・セクションと重み付けされた電流を有する第2のコンパータ・セクションに分割した点にである。との発明によれば、出力烙子におけるRC模の小さいモノリショク集取D/Aコンパータを提供するという上述の目的は特許財政の範囲第1項に配収した物成により達成される。

小さくなるようにしなければならない。そのよ うな回路網はコンパータの周波数範囲を飼限する。

また、高速D/Aコンパータにおいては故障を生じないようにするためにピット当りのスイッチング時間を等しくすることが望ましい。それ故、この問題の解決はこの発明の技術的範囲に含まれる。

(発明の概要)

この発明の目的は、特に5以上のピット数に対して通常のコンパータの前述の欠点を大幅に避けることのできる出力におけるRC核ができるだけ小さいモノリシック集積 D/Aコンパータを提供することである。

この発明は、 Eugene R. Hnatek 客「ユーザ用 D / A および A / D コンパータ・ハンドアック 」 (1976年) 郎 1 0 6 頁郎 キート 8 図 に示された モノリシック 集後 D / A コンパータ を発展させ たものであり、そのコンパータは同様の並列接 捉された電流線トランジスタユニットの一部を

– 8 –

〔発明の実施例〕

以下この発明を旅付図面を参照に詳細に説明する。

郎1囚にはこの発明のコンパータと類似して いる従来の技術によるD/Aコンパータが示さ れており、それはパイポーラ電流源トランジス タ Tal ないし Tal を具備し、LSB(磁低桁ビッ ト)に対する促旋派トランジスタを除いて電流 分配のための電流顔トランジスタユニット Ta! に分けられている。 電流弾トランジスタ Tql な いしTolalとび電流源トランジスタユニット Tg'のペース領域は基単低圧U,に接続され、そ れによってスイッチング電流の大きさ、したが ってコンパータの出力電圧Vaが固定される。電 遊頭トランジスタ Tq1 ないし Tq4 のエミッタ領 域は異なる値のエミッタ抵抗Rqを通って pnp ધ 流派トランジスタ Tq1 ないし Tqf K関しては正 の極性の電源+Upに接続されている。各電航源 トランジスタのコレクタはパイポーラ・スイッ チングトランジスタT1,T2;T1′,T2′対

-9-

特別昭58- 54728(4)

第1 図から明らかなように従来のモノリシック集積 D / A コンパータに必要な面積の量が、同様のトランジスタユニットおよび抵抗ユニットだけを使用するという原即に従う降りはビット数の増加と共に指数関数的に増加する。 しかしながらもしも単調な特性が得られなければならない場合にはそのような同様なユニットを健

-11-

コンパータにおいては、重みを付された抵抗を 仰えたNピットの第1のコンパータ・セクショ ンーと、重みを付された電流を有するMピット の第2のコンパータセクション目とにコンパー タを分割することによって所要面徴量を着しく 放少させることが可能である。一方年2のコン パーチセクション I の訊 2 のトランジスタ T 2' のコレクタ始子は直接コンパータの出力始子A に接収され、第1のコンパータセクション「の 対応する肌2のトランジスタT2のコレクタ端 子は出力端の1個を除いて抵抗R2ないしRo (無2図の契約例ではR2ないしR5)の少な くとも1個を通ってこの出力燃子 A に接続され る。抵抗R2ないしRSは抵抗R」と共に接地 健位U。と出力端子Aとの間に匱列に接続され、 それ将の抵抗の値は Rn=2n-2·Roになるように 退ばれている。ととで』は2ないしょであり、 Roは抵抗RIの値である。 5 ピットのコンパー g · セクン。ントに対してはR 1 = 3 2 Ω。 $R = 3 2 \Omega$, $R = 6 4 \Omega$, $R = 1 2 8 \Omega$. 従来のコンパータは別の欠点も有している。 それはスイッチングトランジスタユニットで』、 T z: T I'、T 2'が等しい電流を開閉せず、そ のため異なるスイッチング時間が得られるとと である。しかしながら故障が生じないようにす るためには等しいスイッチング時間が必要である。

用することを止めることはできない。

それに比較して、第2図に示すとの発明の D/Aコンパータはピット当り等電配を開閉のすることができる。何故ならば同様のスイッチングトランジスタユニットかよびフィッチングトランジスタ Tr'、Tr'ないしてq5からのでであり、それ等地であり、それ等地であり、それ等地でスタックスタユニットかよび地流版トランジスタのエミッタ紹子は等しい値の抵抗Rqを介して負荷性地圧原ーUp に接続される。

従来のコンパータに比較してこの発明による -12--

R 5 = 2 5 6 Ω の 5 個の抵抗が設けられ、それ 等の接続点にスイッテングトランジスタ 対の 1 つの第 2 のトランジスタ T 2 のコレクタ 端子が 接続されている。最後の抵抗 R 5 の出力 端子 A 側の端子は直接出力 端子 A に接続されると共に スイッチングトランジスタの第 5 番目の対の第 2 のトランジスタのコレクタに接続されている。

願次変化した値の。個の直列接続された抵抗の代りにR/2R回路網を使用することが知られて知知のではならばそのような回路網を使用するととが同様ではないできる。同様の効果はこのである。同様の効果はこのである。同様の効果はこのであいて、とのでは、ないできる。それぞの値はは、R。の同じ抵抗の直列配便によってR。と異なる値にされる。

第2回の実施例においてスイッチングトラン ツスタT1、T2の各対およびトランツスタ TI', T2'の各対は乱放頭トランツスタTql ないしTq5 の1つかよび電流頭トランツスタユニットTq'の1つとそれぞれ直列に形皮されている。さらに、電流頭トランツスタエql ないしてなられて低頭トランツスタエql トTq'のエミッタ 増子は等しい値の抵抗Rqを介してて全スイッチングトランツスタエー, トT1', T2'は特しい内部抵抗を通る同じを発明開ける。ロフィルのものにあるからである。これはスイッチング時間の同一性を確保し、そのため故障は最

既知のR/2R回路網の代りにこの発明によるコンパータ・セクションにおいて取列接続の抵抗R2ないしRaを使用することは別の効果を生じる。すなわち入力端子E1ないしE7にビットが供給される語の変化の場合にティージされ或はその電荷が逆転されなければならない

-15-

小の値まで成少する。

物分布に製作される。とれはそれ等の領域が同時に形成されることを意味する。適当な親逸が移物に形成されるととを意味する。適当な親逸ないのは、のないでは、ないないでは、ないないでは、ないないでは、1975年8月7日号第101ないし106頁辞服)。同様の方法によって解2のコンパータ・セクション』のスイッチングスタ対も製作される。それ等は同一寸法、同一不納物分布を有する並列接続された同様のトランジスタブバシよびでおいる。

この発明は第1の、5 ピットコンパータ・セクション I と第2の、2 ピットコンパータ・セクション II とを有するモノリシック 級級 D かんコンパータ に特に有利に利用できる。通学のコンパータと比較して、この発明によるそのような 7 ピットコンパータは 半導体 ウェハ上の 必要面積の量を 若しく 扱少させることができる。

特品昭58- 54728(6)

前述の説明から明らかなように、一方ではスイッチングトランジスタユニットT1', T2' 対 およびスイッチングトランジスタT1, T2対、 他方では電流源トランジスタTq および電流源ト ランジスタユニットTq' は同一寸法、同一不純

-16-

4. 図面の簡単な説明

第 1 図はこの発明の基礎となっている従来の D / A コンパータの回路図であり、 第 2 図はこの発明によるモノリシック集積 D / A コンパー タの 1 契施例の回路図である。

Tq…電流源トランシスタ、Tq'…電流源トランシスタユニットTI、T2…スイッチングトランシスタ、TI'、T2'…スイッチングトランシスタユニット、Rq…エミッタ抵抗。

山斯人代理人 弁理士 鈐 江 武 彦




FIG. 1

